Counter 计数器
计数器是一种最常用的时序逻辑电路，它能够对输入的脉冲信号进行计数，并以特定的二进制代码形式输出计数结果。除了计数功能，计数器还广泛应用于分频、定时、产生脉冲节拍和时序信号等场景。
一、基本概念与模数
- 计数功能：计数器在时钟脉冲的作用下，其内部存储的状态（即计数结果）会按照预设的规律（如二进制序列）进行增减。
- 计数器的模 (Modulus)：指计数器从某一状态开始，完整循环一次所经历的不同状态的总数。如果一个计数器的模为 ，则称其为 进制计数器。例如，一个模为10的计数器（十进制计数器）会从0计数到9，然后回到0。 计数器的数学模型通常基于模运算（Modulo operation）。对于一个 位的二进制计数器，其最大计数模为 。
二、计数器的分类
根据触发器的连接方式和时钟信号的作用方式，计数器可以分为：
1. 异步计数器 (Ripple Counter)
- 特点：每个触发器的时钟输入由前一个触发器的输出驱动。因此，状态变化是逐级传递的，存在传播延迟，速度较慢。
- 优点：电路结构简单。
- 缺点：由于传播延迟的累积，不适用于高速应用。
2. 同步计数器 (Synchronous Counter)
- 特点：所有触发器的时钟输入都连接到同一个公共时钟信号。所有触发器在同一时钟边沿同步翻转，因此没有传播延迟的累积。
- 优点：工作速度快，适用于高速应用。
- 缺点：电路结构相对复杂，需要额外的逻辑门电路来控制每个触发器的输入。
根据计数方向，计数器可以分为：
- 加法计数器 (Up Counter)：计数结果递增。
- 减法计数器 (Down Counter)：计数结果递减。
- 可逆计数器 (Up/Down Counter)：通过控制信号选择计数方向。
三、计数器的应用
计数器在数字系统中有着广泛的应用：
- 分频器：通过计数器可以实现对时钟频率的分频，例如一个模为 的计数器可以将输入时钟频率分频为 。
- 定时器：结合晶振和分频器，可以实现精确的定时功能。
- 时序信号发生器：产生各种复杂的时序控制信号，用于控制数字系统中的操作顺序。
- 频率计：通过计数单位时间内发生的脉冲数来测量频率。
- 数字钟：作为数字钟的核心部件，用于计时。
- A/D 转换器：在某些类型的模数转换器中，计数器用于生成数字量。
四、集成计数器示例：74LS160/161/162/163 (以74LS163为例)
74LS163 是一款同步4位二进制加法计数器，具有同步清零、同步并行加载和计数使能功能。它是一个典型的集成计数器，广泛应用于数字电路设计中。
1. 引脚说明
- CLK：时钟输入端，上升沿触发。
- CLR：同步清零输入端，低电平有效。当 CLR 为低电平时，计数器在下一个时钟上升沿清零。
- LOAD：同步并行加载输入端，低电平有效。当 LOAD 为低电平时，计数器在下一个时钟上升沿加载并行输入数据。
- A, B, C, D：并行数据输入端。
- ENP, ENT：计数使能输入端。当 ENP 和 ENT 都为高电平时，计数器才能计数。
- Q0, Q1, Q2, Q3：计数输出端。
- RCO (Ripple Carry Output)：进位输出端。当计数器达到最大值（1111）且 ENP 和 ENT 都为高电平时，RCO 输出高电平，可用于级联。
2. 功能表
| CLR | LOAD | ENP | ENT | CLK | 操作 |
|---|---|---|---|---|---|
| L | X | X | X | ↑ | 清零 |
| H | L | X | X | ↑ | 并行加载 |
| H | H | L | X | ↑ | 保持 |
| H | H | X | L | ↑ | 保持 |
| H | H | H | H | ↑ | 计数 |
L：低电平，H：高电平，X：任意电平，↑：时钟上升沿。
3. 74LS60 (可能为笔误，更常见的是74LS160系列)
原笔记中提到的 74LS60 可能是笔误，或者指的是某个特定厂商的命名。在标准TTL系列中，常见的计数器型号是 74LS160、74LS161、74LS162、74LS163 等。这些芯片的功能和引脚定义类似，但可能在清零方式（异步/同步）和加载方式上有所区别。